

## 研究ノート

# 高スピンド極材料を用いた半導体へのスピンド注入

大学院工学研究科 手束展規 (tezuka@material.tohoku.ac.jp)  
国際集積エレクトロニクス研究開発センター 齊藤好昭 (ysaito@cies.tohoku.ac.jp)

### 1. 背景

ビックデータやクラウドコンピューティングなど超高度情報化社会実現に向けた開発が進んでいる。それらのビックデータを瞬時に取り扱い、人工知能（AI）の高性能化・様々なものをインターネットに繋ぐ IoT (Internet of Things) 社会の実現のためには、基盤となるハードファシリティとしてのセンサーネット、サーバシステムの高速大容量化・低消費電力化が希求されている。これらデバイスの低消費電力化や高速動作化は、これまで、半導体トランジスタの微細化・多層化によって成し遂げられてきた。「これらの延長線での開発は限界に近づきつつある」と言われて久しいが、この限界をどんどん打ち破ってきており、おそらく、もうすこしこのまま進歩していくと思われる。しかしながら、一般的な CMOS トランジスタを用いた集積回路は揮発性であり、また、微細化が進むにつれてリーク電流が増大し、これを抑制しようとすると動作速度は低下する。したがって、情報の維持に必要な待機電力の増大は進む一方である。この待機電力は消費電力全体の 10% に達するとの試算もあり、その削減は大きな課題である。つまり、低消費電力・高速動作、かつ、不揮発性である新しいタイプのトランジスタが求められている。

新しい動作原理に基づく素子の一つとして、スピンド MOSFET (金属酸化膜半導体型電界効果トランジスタ) [1]-[3] が提案された。スピンド MOSFET は、電極（ソース・ドレン）として強磁性体をもちいており、磁性（スピンド）の持つメモリ機能とトランジスタの機能を併せ持つ。スピンド MOSFET では、一般的なトランジスタと同様に、ゲート電極にかける電圧によってソースと

ドレン間の電流量を制御する。また、磁性体ソース電極から半導体へ電流を流すことで、電子スピンドが偏極した状態が半導体中に作り出される。半導体中のスピンド偏極した電子は、ドレン電極へと流れ込もうとするが、ソース電極とドレン電極の磁化の向きによって流れやすさ（抵抗値）が変わる。したがって、磁化の方向を電流で検出する記憶素子としても利用できる。このように、電極を強磁性体に置き換えることで、トランジスタの論理演算機能とメモリの機能を併せ持つ素子が実現される。

このようなデバイスの実現のためには、半導体中にスピンド注入し（スピンド偏極した状態を創り出し）、それを制御・検出する必要がある。一般に、強磁性金属から半導体へのスピンド注入効率は非常に小さい。原因として、それら材料の抵抗差が大きいことがあげられる。このスピンド注入効率を大きくするためには、強磁性電極に高スピンド分極率材料を用いること、強磁性体/半導体界面にトンネル障壁を挿入することが提案されている。我々はこれまで、高スピンド分極率材料とトンネル障壁挿入というアプローチにより、半導体中への高効率スピンド注入を目指して研究を行ってきた[4]-[8]。我々が行ってきた研究の一部について、以下で述べる。

### 2. 半導体中へのスピンド注入

我々の研究室では、 $\text{Co}_2\text{FeAl}_{0.5}\text{Si}_{0.5}$  (CFAS) /GaAs 接合による半導体へのスピンド注入を試みた。CFAS はフルホイスラー合金のひとつで、TMR 効果の研究から、規則構造をとることで高いスピンド分極率を示すことがわかっている [9]-[11]。CFAS/GaAs 接合では、界面にショット




図1  $\text{Co}_2\text{FeAl}_{0.5}\text{Si}_{0.5}/\text{n-GaAs}$  接合を有するデバイスに対して行った各測定における典型的な磁気抵抗曲線。




図2  $\text{Co}_2\text{FeAl}_{0.5}\text{Si}_{0.5}/\text{n-GaAs}$  接合を有するデバイスに対して行った三端子 Hanle 測定、および四端子非局所測定のスピンシグナルの  $\text{Co}_2\text{FeAl}_{0.5}\text{Si}_{0.5}$  成膜温度依存性

キー障壁が形成されトンネル障壁となる。また、両材料の格子定数の差は小さく、規則構造を持った CFAS が容易に得られる。図1に三端子 Hanle 測定、四端子非局所測定、局所測定のデバイス模式図と MR 曲線を示す[4,6]。それぞれ磁化の向き、もしくは両電極の磁化の平行・反平行状態に対応する曲線となっており、半導体へのスピン注入に起因する電圧変化である。

ここで、フルホイスラー合金のスピン分極率はその構造規則度に依存し、構造の規則性が高いものほど、高いスピン分極率を示す。トンネル磁気抵抗効果の実験より、CFAS の構造規則度は、成膜温度の上昇とともに増し、573 K 以上で L2<sub>1</sub> 構造を持つ[9]ことを確認している。したがって、成膜温度の上昇に伴い電極のスピン分極率は高くなっていると考えられる。図2にスピンシグナルの CFAS の成膜温度依存性を示す。三端子 Hanle 測定で得られたスピンシグナルは、成膜温度の上

昇により小さくなった[5]。一方、四端子非局所測定では、573 K でスピンシグナルが大きくなる[6]。四端子非局所測定から得られた結果は、理論モデルと CFAS の構造規則度から予想される傾向に一致している一方、三端子 Hanle 測定の結果は逆の傾向にある。また、三端子 Hanle 測定における MR 曲線を解析した結果、スピン注入効率が 1 を超える試料もあることが分かった。四端子非局所測定は一般的に信頼性の高いスピン注入効率評価方法であるため、同測定で得られた結果から、CFAS 成膜温度の上昇に対してスピン注入効率は向上していると言える。それに対し、ここでの三端子 Hanle シグナルの大きさは、スピン注入効率以外の要因によって変化している可能性がある。

三端子 Hanle 測定では、強磁性電極/半導体接合界面に存在する局在準位を介した電気（スピン）伝導が考えられる[12]。つまり、強磁性体→半導体へのダイレクトなトンネル伝導と、強磁性体→局在準位→半導体の2段階のトンネル伝導の2種類の伝導が存在し、接合の状態により、この2種類の寄与の割合が異なる。局在準位中でスピン偏極した状態が創り出されたとき、それによって生じる電気化学ポテンシャル差は、半導体チャネル中のスピン偏極に伴う電気化学ポテンシャル差よりも大きくなる。したがって、局在準位を介した2段階のトンネル伝導が生じることで、スピンシグナルは大きくなり、半導体チャネルへのスピン注入のみを考えた理論モデルから想定される値よりも大きくなる。また、ダイレクトな




図3 (a)  $\text{Co}_2\text{FeAl}_{0.5}\text{Si}_{0.5}$ /n-GaAs 接合を有する面内スピン輸送素子に対して行った各測定温度における四端子非局所測定の結果、および(b)四端子非局所シグナルの測定温度依存性

トンネル伝導と、2段階のトンネル伝導の割合が変化することで、三端子 Hanle シグナルの大きさも変化する[13]。

今回我々が作製した試料における三端子 Hanle シグナルの異常増大や CFAS 成膜温度に対する傾向は、2段階トンネル伝導の存在、ならびにその寄与の割合変化を考えることが考えられる[5]。

四端子非局所測定におけるスピンシグナルの測定温度依存性を図3に示す[8]。スピンシグナルは低温から室温まで観測できており、測定温度の上昇とともに単調に減少していた。スピンシグナルの注入・検出電極間距離依存性を調べた結果、10 Kでのスピン拡散長は  $1.6 \mu\text{m}$  であった。これは、他の方法から見積もられた値や過去の類似した報告とほぼ一致しており[14,15]、得られた結果が妥当であると言える。四端子非局所測定により、室温でスピンシグナルを観測したとの報告はあまりなく、高スピン分極率フルホイスラー合金を用いた試みでは本研究が初めての結果である。CFASが室温において高効率なスピン注入とその検出を実現する上で有効な材料であると言える。また、測定温度の上昇に伴うスピンシグナル低下の原因であるが、CFASのスピン分極率（スピン注入・検出効率）は温度に対してほぼ一定であり、半導体中のスピン緩和時間（スピン拡散長）と伝導度の温度依存性が主な原因と考えられる。なお、

紙面の関係で詳細は割愛するが、 $\text{Co}_2\text{FeSi}/\text{MgO}$  電極から Si へのスピン注入では、四端子非局所法を用いて室温で 4.17% の Si 中のスピン分極率が達成されている[16]。

最後に、ハイブリッド型（接合型）の結果について述べる。図4に、Fe/MgO/n-GaAs/MgO/Fe 接合の磁気抵抗曲線を示す[17]。各測定温度において、磁化の平行・反平行に依存する抵抗の変化が観測された。5 Kで 11.7%、300 Kで 2.8% の MR 比が得られている。一般的な TMR 比とスピン分極率の関係を示す式から、この場合の絶縁体/半導体を介したスピン分極率は、0.14 (9K)、0.035 (RT) と見積もられた。ここでは、Fe のスピン分極率を 0.40 と仮定している。図5 (a) に MR 比の印加電圧、印加電流依存性を示す。測定温度が低温・室温ともに、概して、印加電圧の増加に伴い磁気抵抗比は減少している。これは、TMR 効果とほぼ同様の結果である。ゼロバイアス近傍では少し様子が異なっており、この部分を拡大した MR 比の印加電流依存性が図 5(b)(c) である。印加電流を増大すると半導体中へのスピン注入電子が増え、その結果、半導体中におけるスピン偏極度が増したと考えられる。この傾向は、Smith ら[18]の計算結果で説明することができる。

ここで述べる結果の一部は、“までりあ” [19] にて詳しく述べている。興味がわいた場合は、そちらも参考にしていただきたい。




図4 ハイブリット配置における磁気抵抗曲線。

ここで紹介した我々の研究の一部は、科学研究費補助金、戦略的国際科学技術協力推進事業、旭硝子財団、・スピントロニクス学術連携研究教育センターの研究助成により行われた。また、東北大学修了生の三橋史典氏、吉田昌弘氏、小野寺学史氏、斎藤達哉氏、および、株式会社 東芝の杉山英行氏、井口智明氏、石川瑞枝氏に多大なるご協力を頂き、感謝いたします。本実験の測定では、液体 He、液体窒素が不可欠でした。低温センタ一の皆様に深く感謝いたします。

#### 参考文献

- [1] M. Tanaka and S. Sugahara: IEEE Trans. Electron Devices **54** (2007) 961–976.
- [2] T. Tanamoto, H. Sugiyama, T. Inokuchi, T. Marukame, M. Ishikawa, K. Ikegami and Y. Saito: J. Appl. Phys. **109** (2011) 07C312.
- [3] Y. Saito, T. Inokuchi, M. Ishikawa, H. Sugiyama, T. Marukame and T. Tanamoto: J. Electrochem. Soc. **158** (2011) H1068.
- [4] T. Saito, N. Tezuka and S. Sugimoto: IEEE Trans. Magn. **47** (2011) 2447–2450.
- [5] T. Saito, N. Tezuka, M. Matsuura and S. Sugimoto: Jpn. J. Appl. Phys. **52** (2013) 063001.
- [6] T. Saito, N. Tezuka, M. Matsuura and S. Sugimoto: IEEE Trans. Magn. **49** (2013) 4327–4330.
- [7] T. Saito, N. Tezuka, M. Matsuura and S. Sugimoto: Appl. Phys. Lett. **103** (2013) 122401.
- [8] T. Saito, N. Tezuka, M. Matsuura and S. Sugimoto: Appl. Phys. Express **6** (2013) 103006.
- [9] N. Tezuka, N. Ikeda, A. Miyazaki, S. Sugimoto, M. Kikuchi and K. Inomata: Appl. Phys. Lett. **89** (2006) 112514.
- [10] N. Tezuka, N. Ikeda, S. Sugimoto and K. Inomata: Jpn. J. Appl. Phys. **46** (2007) L454–L456.
- [11] N. Tezuka, N. Ikeda, F. Mitsuhashi, and S. Sugimoto, Appl. Phys. Lett. **94** (2009) 162504.
- [12] M. Tran, H. Jaffrè, C. Deranlot, J.-M. George, A. Fert, A. Miard and A. Lemaître: Phys. Rev. Lett. **102** (2009) 036601.
- [13] R. Fiederling, M. Keim, G. Reuscher, W. Ossau, G. Schmidt, A. Waag and L. W. Molenkamp: Nature **402** (1999) 787.
- [14] T. Uemura, T. Akiho, M. Harada, K. Matsuda and M. Yamamoto: Appl. Phys. Lett. **99** (2011) 082108.
- [15] R. Dzhioev, K. Kavokin, V. Korenev, M. Lazarev, B. Meltsner, M. Stepanova, B. Zakharchenya, D. Gammon and D. Katzer: Phys. Rev. B **66** (2002) 245204.
- [16] A. Tiwari, T. Inokuchi, M. Ishikawa, H. Sugiyama, N. Tezuka and Y. Saito: Jpn. J. Appl. Phys., **56** (2017) 04CD05.
- [17] N. Tezuka, F. Mitsuhashi and S. Sugimoto: J. Phys. Conf. Ser. **266** (2011) 012109.
- [18] D. Smith and R. Silver, Phys. Rev. B **64** (2001) 045323.
- [19] 手束展規, まてりあ, **53**, (2014) 215




図5 ハイブリット配置における磁気抵抗比の(a)バイアス電圧依存性、および(b),(c)電流密度依存性(ゼロバイアス近傍)。(b)は9 K、(c)は室温における結果。

- 9 -